在芯片技術領域，一項突破性成果引發(fā)廣泛關注。美國多所高校的工程師團隊與SkyWater Technology公司攜手，成功研發(fā)出一款具有獨特架構的新型多層計算機芯片，為人工智能硬件發(fā)展帶來新契機。

這款新型芯片采用三維（3D）架構，與當前主流的平面化二維（2D）芯片截然不同。其關鍵超薄組件像摩天大樓的樓層一樣垂直堆疊，內部的垂直布線如同大量高速電梯，能實現(xiàn)快速、大規(guī)模的數(shù)據(jù)傳輸。憑借創(chuàng)紀錄的垂直互連密度以及精心交織的存儲單元與計算單元，該芯片有效解決了長期制約平面芯片性能提升的瓶頸問題。

傳統(tǒng)2D芯片存在明顯局限。所有組件都布置在單一平面，內存分布稀疏且有限，數(shù)據(jù)只能通過少數(shù)幾條冗長擁擠的路徑傳輸。由于計算單元運行速度遠快于數(shù)據(jù)移動速度，且芯片無法在附近集成足夠內存，系統(tǒng)常常被迫等待數(shù)據(jù)，這一現(xiàn)象被工程師稱為“內存墻”，即處理速度超過芯片數(shù)據(jù)傳輸能力的臨界點。

卡內基梅隆大學電氣與計算機工程助理教授、該論文資深作者Tathagata Srimani表示，通過將內存與計算單元垂直集成，能夠更快地傳輸更多數(shù)據(jù)，就像高層建筑中的多部電梯能同時運送大量住戶上下樓層一樣。Srimani最初是在斯坦福大學William E. Ayer講席教授、計算機科學教授Subhasish Mitra指導下從事博士后研究時啟動了這項工作。

初步硬件測試顯示，該原型芯片的性能比同類2D芯片高出約4倍。對更高堆疊層數(shù)的未來版本進行的仿真表明，性能提升更為顯著。在真實AI工作負載（包括源自meta開源LLaMA模型的任務）下，增加更多層級的設計可實現(xiàn)最高達12倍的性能提升。

研究團隊還指出，該設計為實現(xiàn)能效 - 延遲乘積（EDP）提升100至1000倍開辟了切實可行的路徑。EDP是衡量速度與能效平衡的關鍵指標。通過大幅縮短數(shù)據(jù)傳輸距離并增加大量垂直通路，該芯片能夠同時實現(xiàn)更高的吞吐量和更低的單位操作能耗，這種組合長期以來被認為是傳統(tǒng)平面架構難以達到的目標。

賓夕法尼亞大學電氣與系統(tǒng)工程助理教授、該研究共同作者Robert M. Radway稱，“內存墻”與“微縮墻”構成了致命組合。團隊通過緊密集成內存與邏輯單元，并以極高密度向上構建，正面迎擊這一挑戰(zhàn)，就好比在計算領域打造了曼哈頓，能在更小的空間內容納更多“居民”。

盡管學術界此前已研制過實驗性3D芯片，但此次是首次在商業(yè)晶圓代工廠成功制造出具備明確性能優(yōu)勢的3D芯片。參與研發(fā)的還有斯坦福大學、麻省理工學院的工程師們。Subhasish Mitra表示，這為芯片制造與創(chuàng)新開啟了一個新時代，此類突破才能滿足未來人工智能系統(tǒng)對硬件性能千倍提升的需求。